一．TTL
TTL 集成電(diàn)路的主要型式為(wèi)晶體(tǐ)管－晶體(tǐ)管邏輯門（transistor-transistor logic gate），
TTL 大部分(fēn)都采用(yòng) 5V 電(diàn)源。
1.輸出高電(diàn)平 Uoh 和輸出低電(diàn)平 Uol
Uoh≥2.4V,Uol≤0.4V
2.輸入高電(diàn)平和輸入低電(diàn)平
Uih≥2.0V，Uil≤0.8V
二．CMOS
CMOS 電(diàn)路是電(diàn)壓控制器件，輸入電(diàn)阻極大，對于幹擾信号十分(fēn)敏感，因此不用(yòng)的輸入端不 應開路，接到地或者電(diàn)源上。CMOS 電(diàn)路的優點是噪聲容限較寬，靜态功耗很(hěn)小(xiǎo)。
1.輸出高電(diàn)平 Uoh 和輸出低電(diàn)平 Uol
Uoh≈VCC，Uol≈GND
2.輸入高電(diàn)平 Uoh 和輸入低電(diàn)平 Uol
Uih≥0.7VCC,Uil≤0.2VCC （VCC 為(wèi)電(diàn)源電(diàn)壓，GND 為(wèi)地）
從上面可(kě)以看出:
在同樣 5V 電(diàn)源電(diàn)壓情況下，COMS 電(diàn)路可(kě)以直接驅動 TTL，因為(wèi) CMOS 的輸出高電(diàn)平大于 2.0V,輸出低電(diàn)平小(xiǎo)于 0.8V；而 TTL 電(diàn)路則不能(néng)直接驅動 CMOS 電(diàn)路，TTL 的輸出高電(diàn)平為(wèi)大于 2.4V， 如果落在 2.4V～3.5V 之間，則 CMOS 電(diàn)路就不能(néng)檢測到高電(diàn)平，低電(diàn)平小(xiǎo)于 0.4V 滿足要求，所以 在 TTL 電(diàn)路驅動 COMS 電(diàn)路時需要加上拉電(diàn)阻。如果出現不同電(diàn)壓電(diàn)源的情況，也可(kě)以通過上面的 方法進行判斷。
如果電(diàn)路中(zhōng)出現 3.3V 的 COMS 電(diàn)路去驅動 5V CMOS 電(diàn)路的情況，如 3.3V 單片機去驅動 74HC, 這種情況有(yǒu)以下幾種方法解決，最簡單的就是直接将 74HC 換成 74HCT（74 系列的輸入輸出在下面 有(yǒu)介紹）的芯片，因為(wèi) 3.3V CMOS 可(kě)以直接驅動 5V 的 TTL 電(diàn)路；或者加電(diàn)壓轉換芯片；還有(yǒu)就是 把單片機的 I/O 口設為(wèi)開漏，然後加上拉電(diàn)阻到 5V，這種情況下得根據實際情況調整電(diàn)阻的大小(xiǎo)， 以保證信号的上升沿時間。
三．74 系列簡介
74 系列可(kě)以說是我們平時接觸的最多(duō)的芯片，74 系列中(zhōng)分(fēn)為(wèi)很(hěn)多(duō)種，而我們平時用(yòng)得最多(duō)的 應該是以下幾種：74LS，74HC，74HCT 這三種，這三種系列在電(diàn)平方面的區(qū)别如下：
輸入電(diàn)平 輸出電(diàn)平
74LS TTL 電(diàn)平 TTL 電(diàn)平
74HC COMS 電(diàn)平 COMS 電(diàn)平
74HCT TTL 電(diàn)平 COMS 電(diàn)平
++++++++++++++++++++++++++++++++++++
TTL 和 CMOS 電(diàn)平
1、TTL 電(diàn)平(什麽是 TTL 電(diàn)平)：
輸出高電(diàn)平>2.4V,輸出低電(diàn)平<0.4V。在室溫下，一般輸出高電(diàn)平是 3.5V，輸出低電(diàn)平是 0.2V。最小(xiǎo)輸入高電(diàn)平和低電(diàn)平：輸入高電(diàn)平>=2.0V，輸入低電(diàn)平<=0.8V，噪聲容限是 0.4V。
2、CMOS 電(diàn)平：
1 邏輯電(diàn)平電(diàn)壓接近于電(diàn)源電(diàn)壓，0 邏輯電(diàn)平接近于 0V。而且具(jù)有(yǒu)很(hěn)寬的噪聲容限。
3、電(diàn)平轉換電(diàn)路：
因為(wèi) TTL 和 COMS 的高低電(diàn)平的值不一樣（ttl 5v<＝＝>cmos 3.3v），所以互相連接時需要 電(diàn)平的轉換：就是用(yòng)兩個電(diàn)阻對電(diàn)平分(fēn)壓，沒有(yǒu)什麽高深的東西。
4、OC 門，即集電(diàn)極開路門電(diàn)路，OD 門，即漏極開路門電(diàn)路，必須外界上拉電(diàn)阻和電(diàn)源才能(néng)将開關
電(diàn)平作(zuò)為(wèi)高低電(diàn)平用(yòng)。否則它一般隻作(zuò)為(wèi)開關大電(diàn)壓和大電(diàn)流負載，所以又(yòu)叫做驅動門電(diàn)路。？？
5、TTL 和 COMS 電(diàn)路比較：
1）TTL 電(diàn)路是電(diàn)流控制器件，而 CMOS 電(diàn)路是電(diàn)壓控制器件。
2）TTL 電(diàn)路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。COMS 電(diàn)路的速度慢，傳輸延 遲時間長(cháng)(25-50ns),但功耗低。COMS 電(diàn)路本身的功耗與輸入信号的脈沖頻率有(yǒu)關，頻率越高，芯 片集越熱，這是正常現象。
3）COMS 電(diàn)路的鎖定效應：
COMS 電(diàn)路由于輸入太大的電(diàn)流，内部的電(diàn)流急劇增大，除非切斷電(diàn)源，電(diàn)流一直在增 大。這種效應就是鎖定效應。當産(chǎn)生鎖定效應時，COMS 的内部電(diàn)流能(néng)達到 40mA 以上，很(hěn)容易燒毀 芯片。
防禦措施：1）在輸入端和輸出端加鉗位電(diàn)路，使輸入和輸出不超過不超過規定電(diàn)壓。 2）芯片的電(diàn)源輸入端加去耦電(diàn)路，防止VDD端出現瞬間的高壓。
3）在 VDD 和外電(diàn)源之間加限流電(diàn)阻，即使有(yǒu)大的電(diàn)流也不讓它進去。 4）當系統由幾個電(diàn)源分(fēn)别供電(diàn)時，開關要按下列順序：開啓時，先開啓 COMS 路得電(diàn)源，再開啓輸入信号和負載的電(diàn)源；關閉時，先關閉輸入信号和負載的電(diàn)源，再關閉 COMS 電(diàn)路的電(diàn)源。
6、COMS 電(diàn)路的使用(yòng)注意事項
1）COMS 電(diàn)路時電(diàn)壓控制器件，它的輸入總抗很(hěn)大，對幹擾信号的捕捉能(néng)力很(hěn)強。所以，不用(yòng)的管腳不要懸空，要接上拉電(diàn)阻或者下拉電(diàn)阻，給它一個恒定的電(diàn)平。
2）輸入端接低内阻的信号源時，要在輸入端和信号源之間要串聯限流電(diàn)阻，使輸入的電(diàn)流限 制在1mA之内。
3）當接長(cháng)信号傳輸線(xiàn)時，在 COMS 電(diàn)路端接匹配電(diàn)阻。 4）當輸入端接大電(diàn)容時，應該在輸入端和電(diàn)容間接保護電(diàn)阻。電(diàn)阻值為(wèi) R=V0/1mA.V0 是外界電(diàn)容上的電(diàn)壓。
5）COMS 的輸入電(diàn)流超過 1mA，就有(yǒu)可(kě)能(néng)燒壞 COMS。
7、TTL 門電(diàn)路中(zhōng)輸入端負載特性（輸入端帶電(diàn)阻特殊情況的處理(lǐ)）： 1）懸空時相當于輸入端接高電(diàn)平。因為(wèi)這時可(kě)以看作(zuò)是輸入端接一個無窮大的電(diàn)阻。 2）在門電(diàn)路輸入端串聯 10K 電(diàn)阻後再輸入低電(diàn)平，輸入端出呈現的是高電(diàn)平而不是低電(diàn)平。
因為(wèi)由 TTL 門電(diàn)路的輸入端負載特性可(kě)知，隻有(yǒu)在輸入端接的串聯電(diàn)阻小(xiǎo)于 910 歐 時，它輸入來的低電(diàn)平信号才能(néng)被門電(diàn)路識别出來，串聯電(diàn)阻再大的話輸入端就一直呈現高電(diàn)平。這個一定要注意。COMS 門電(diàn)路就不用(yòng)考慮這些了。
8、TTL 電(diàn)路有(yǒu)集電(diàn)極開路 OC 門，MOS 管也有(yǒu)和集電(diàn)極對應的漏極開路的 OD 門，它的輸出就叫做 開漏輸出。OC 門在截止時有(yǒu)漏電(diàn)流輸出，那就是漏電(diàn)流，為(wèi)什麽有(yǒu)漏電(diàn)流呢(ne)？那是因為(wèi)當三極管 截止的時候，它的基極電(diàn)流約等于 0，但是并不是真正的為(wèi) 0，經過三極管的集電(diàn)極的電(diàn)流也就不 是真正的 0，而是約 0。而這個就是漏電(diàn)流。
開漏輸出：OC 門的輸出就是開漏輸出；OD 門的輸出也是開漏輸出。它可(kě)以吸收很(hěn)大的電(diàn)流， 但是不能(néng)向外輸出電(diàn)流。所以，為(wèi)了能(néng)輸入和輸出電(diàn)流，它使用(yòng)的時候要跟電(diàn)源和上拉電(diàn)阻一齊用(yòng)。 OD 門一般作(zuò)為(wèi)輸出緩沖/驅動器、電(diàn)平轉換器以及滿足吸收大負載電(diàn)流的需要。
9、什麽叫做圖騰柱，它與開漏電(diàn)路有(yǒu)什麽區(qū)别？
TTL 集成電(diàn)路中(zhōng)，輸出有(yǒu)接上拉三極管的輸出叫做圖騰柱輸出，沒有(yǒu)的叫做 OC 門。因為(wèi)TTL就是一個三極管，圖騰柱也就是兩個三級管推挽相連。所以推挽就是圖騰。一般圖騰式輸出，高電(diàn)平400UA，低電(diàn)平8MA？
CMOS 器件不用(yòng)的輸入端必須連到高電(diàn)平或低電(diàn)平, 這是因為(wèi) CMOS 是高輸入阻抗器件, 理(lǐ)想 狀态是沒有(yǒu)輸入電(diàn)流的. 如果不用(yòng)的輸入引腳懸空, 很(hěn)容易感應到幹擾信号, 影響芯片的邏輯運 行, 甚至靜電(diàn)積累永久性的擊穿這個輸入端, 造成芯片失效.
另外, 隻有(yǒu)4000系列的 CMOS 器件可(kě)以工(gōng)作(zuò)在 15 伏電(diàn)源下, 74HC, 74HCT 等都隻能(néng)工(gōng)作(zuò)在 5 伏電(diàn)源下, 現在已經有(yǒu)工(gōng)作(zuò)在 3 伏和 2.5 伏電(diàn)源下的 CMOS 邏輯電(diàn)路芯片了.
CMOS電(diàn)平和TTL電(diàn)平:
CMOS邏輯電(diàn)平範圍比較大，範圍在 3～15V，比如 4000 系列當 5V 供電(diàn)時，輸出在 4.6 以上為(wèi) 高電(diàn)平，輸出在 0.05V 以下為(wèi)低電(diàn)平。輸入在 3.5V 以上為(wèi)高電(diàn)平，輸入在 1.5V 以下為(wèi)低電(diàn)平。
而對于 TTL 芯片，供電(diàn)範圍在 0～5V，常見都是 5V，如 74 系列 5V 供電(diàn)，輸出在 2.7V 以上為(wèi) 高電(diàn)平，輸出在 0.5V 以下為(wèi)低電(diàn)平，輸入在 2V 以上為(wèi)高電(diàn)平，在 0.8V 以下為(wèi)低電(diàn)平。因此，CMOS 電(diàn)路與 TTL 電(diàn)路就有(yǒu)一個電(diàn)平轉換的問題，使兩者電(diàn)平域值能(néng)匹配。
有(yǒu)關邏輯電(diàn)平的一些概念 ： 要了解邏輯電(diàn)平的内容，首先要知道以下幾個概念的含義：
1：輸入高電(diàn)平（Vih）：保證邏輯門的輸入為(wèi)高電(diàn)平時所允許的最小(xiǎo)輸入高電(diàn)平，當輸入電(diàn)平高于 Vih 時，則認為(wèi)輸入電(diàn)平為(wèi)高電(diàn)平。
2：輸入低電(diàn)平（Vil）：保證邏輯門的輸入為(wèi)低電(diàn)平時所允許的最大輸入低電(diàn)平，當輸入電(diàn)平低于 Vil 時，則認為(wèi)輸入電(diàn)平為(wèi)低電(diàn)平。
3：輸出高電(diàn)平（Voh）：保證邏輯門的輸出為(wèi)高電(diàn)平時的輸出電(diàn)平的最小(xiǎo)值，邏輯門的輸出為(wèi)高電(diàn) 平時的電(diàn)平值都必須大于此 Voh。
4：輸出低電(diàn)平（Vol）：保證邏輯門的輸出為(wèi)低電(diàn)平時的輸出電(diàn)平的最大值，邏輯門的輸出為(wèi)低電(diàn) 平時的電(diàn)平值都必須小(xiǎo)于此 Vol。
5： 閥值電(diàn)平(Vt)：數字電(diàn)路芯片都存在一個阈值電(diàn)平，就是電(diàn)路剛剛勉強能(néng)翻轉動作(zuò)時的電(diàn)平。 它是一個界于 Vil、Vih 之間的電(diàn)壓值，對于 CMOS 電(diàn)路的阈值電(diàn)平，基本上是二分(fēn)之一的電(diàn)源電(diàn)壓 值，但要保證穩定的輸 出，則必須要求輸入高電(diàn)平> Vih，輸入低電(diàn)平<Vil，而如果輸入電(diàn)平在 阈值上下，也就是 Vil～Vih 這個區(qū)域，電(diàn)路的輸出會處于不穩定狀态。
對于一般的邏輯電(diàn)平，以上參數的關系如下：
Voh > Vih > Vt > Vil > Vol 6：Ioh：邏輯門輸出為(wèi)高電(diàn)平時的負載電(diàn)流（為(wèi)拉電(diàn)流）。 7：Iol：邏輯門輸出為(wèi)低電(diàn)平時的負載電(diàn)流（為(wèi)灌電(diàn)流）。 8：Iih：邏輯門輸入為(wèi)高電(diàn)平時的電(diàn)流（為(wèi)灌電(diàn)流）。 9：Iil：邏輯門輸入為(wèi)低電(diàn)平時的電(diàn)流（為(wèi)拉電(diàn)流）。
門電(diàn)路輸出極在集成單元内不接負載電(diàn)阻而直接引出作(zuò)為(wèi)輸出端，這種形式的門稱為(wèi)開路 門。開路的 TTL、CMOS、ECL 門分(fēn)别稱為(wèi)集電(diàn)極開路（OC）、漏極開路（OD）、發射極開路（OE）， 使用(yòng)時應審查是否接上拉電(diàn)阻（OC、OD 門）或下拉電(diàn)阻（OE 門），以及電(diàn)阻阻值是否合适。對于
集電(diàn)極開路（OC）門，其上拉電(diàn)阻阻值 RL 應滿足下面條件：
（1）：RL < （VCC－Voh）/（n*Ioh＋m*Iih） （2）：RL > （VCC－Vol）/（Iol＋m*Iil）
其中(zhōng) n：線(xiàn)與的開路門數；m：被驅動的輸入端數。 10：常用(yòng)的邏輯電(diàn)平
•邏輯電(diàn)平：有(yǒu) TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS 等。
•其中(zhōng) TTL 和 CMOS 的邏輯電(diàn)平按典型電(diàn)壓可(kě)分(fēn)為(wèi)四類：5V 系列（5V TTL 和 5V CMOS）、3.3V 系列，
2.5V 系列和 1.8V 系列。
•5V TTL 和 5V CMOS 邏輯電(diàn)平是通用(yòng)的邏輯電(diàn)平。
•3.3V 及以下的邏輯電(diàn)平被稱為(wèi)低電(diàn)壓邏輯電(diàn)平，常用(yòng)的為(wèi) LVTTL 電(diàn)平。 •低電(diàn)壓的邏輯電(diàn)平還有(yǒu) 2.5V 和 1.8V 兩種。
•ECL/PECL 和 LVDS 是差分(fēn)輸入輸出。
•RS-422/485 和 RS-232 是串口的接口标準，RS-422/485 是差分(fēn)輸入輸出，RS-232 是單端輸入輸 出。
OC 門，又(yòu)稱集電(diàn)極開路（漏極開路）與非門門電(diàn)路，Open Collector（Open Drain）。
為(wèi)什麽引入 OC 門？
實際使用(yòng)中(zhōng),有(yǒu)時需要兩個或兩個以上與非門的輸出端連接在同一條導線(xiàn)上，将這些與非 門上的數據（狀态電(diàn)平）用(yòng)同一條導線(xiàn)輸送出去。因此，需要一種新(xīn)的與非門電(diàn)路--OC 門來實現 “線(xiàn)與邏輯”。
OC 門主要用(yòng)于 3 個方面：
1、實現與或非邏輯，用(yòng)做電(diàn)平轉換，用(yòng)做驅動器？？。由于 OC 門電(diàn)路的輸出管的集電(diàn)極懸空，使
用(yòng)時需外接一個上拉電(diàn)阻 Rp 到電(diàn)源 VCC。OC 門使用(yòng)上拉電(diàn)阻以輸出高電(diàn)平，此外為(wèi)了加大輸出引 腳的驅動能(néng)力，上拉電(diàn)阻阻值的選擇原則，從降低功耗及芯片的灌電(diàn)流能(néng)力考慮應當足夠大；從确 保足夠的驅動電(diàn)流考慮應當足夠小(xiǎo)。
2、線(xiàn)與邏輯，即兩個輸出端（包括兩個以上）直接互連就可(kě)以實現“AND”的邏輯功能(néng)。在總線(xiàn)傳 輸等實際應用(yòng)中(zhōng)需要多(duō)個門的輸出端并聯連接使用(yòng)，而一般 TTL 門輸出端并不能(néng)直接并接使用(yòng)，否 則這些門的輸出管之間由于低阻抗形成很(hěn)大的短路電(diàn)流（灌電(diàn)流），而燒壞器件。在硬件上，可(kě)用(yòng) OC 門或三态門（ST 門）來實現。 用(yòng) OC 門實現線(xiàn)與，應同時在輸出端口應加一個上拉電(diàn)阻。
3、三态門（ST 門）主要用(yòng)在應用(yòng)于多(duō)個門輸出共享數據總線(xiàn)，為(wèi)避免多(duō)個門輸出同時占用(yòng)數據總 線(xiàn)，這些門的使能(néng)信号（EN）中(zhōng)隻允許有(yǒu)一個為(wèi)有(yǒu)效電(diàn)平（如高電(diàn)平），由于三态門的輸出是推拉 式的低阻輸出，且不需接上拉（負載）電(diàn)阻，所以開關速度比 OC 門快，常用(yòng)三态門作(zuò)為(wèi)輸出緩沖 器。
什麽是 OC、OD？
集電(diàn)極開路門(集電(diàn)極開路 OC 或漏極開路 OD)
Open-Drain 是漏極開路輸出的意思，相當于集電(diàn)極開路(Open-Collector)輸出，即 TTL 中(zhōng)的集電(diàn)極開路（OC）輸出。一般用(yòng)于線(xiàn)或、線(xiàn)與，也有(yǒu)的用(yòng)于電(diàn)流驅動。
Open-Drain 是對 MOS 管而言，Open-Collector 是對雙極型管而言，在用(yòng)法上沒啥區(qū)别。 開漏形式的電(diàn)路有(yǒu)以下幾個特點：
a. 利用(yòng)外部電(diàn)路的驅動能(néng)力，減少 IC 内部的驅動。 或驅動比芯片電(diàn)源電(diàn)壓高的負載. b.可(kě)以将多(duō)個開漏輸出的 Pin，連接到一條線(xiàn)上。通過一隻上拉電(diàn)阻，在不增加任何器件的
情況下，形成“與邏輯”關系。這也是 I2C，SMBus 等總線(xiàn)判斷總線(xiàn)占用(yòng)狀态的原理(lǐ)。如果作(zuò)為(wèi)圖 騰輸出必須接上拉電(diàn)阻。接容性負載時，下降延是芯片内的晶體(tǐ)管，是有(yǒu)源驅動，速度較快；上升 延是無源的外接電(diàn)阻，速度慢。如果要求速度高電(diàn)阻選擇要小(xiǎo)，功耗會大。所以負載電(diàn)阻的選擇要 兼顧功耗和速度。
c. 可(kě)以利用(yòng)改變上拉電(diàn)源的電(diàn)壓，改變傳輸電(diàn)平。例如加上上拉電(diàn)阻就可(kě)以提供 TTL/CMOS 電(diàn)平輸出等。
d. 開漏 Pin 不連接外部的上拉電(diàn)阻，則隻能(néng)輸出低電(diàn)平。一般來說，開漏是用(yòng)來連接不同 電(diàn)平的器件，匹配電(diàn)平用(yòng)的。
正常的 CMOS 輸出級是上、下兩個管子，把上面的管子去掉就是 OPEN-DRAIN 了。這種輸出的 主要目的有(yǒu)兩個：電(diàn)平轉換和線(xiàn)與。
由于漏級開路，所以後級電(diàn)路必須接一上拉電(diàn)阻，上拉電(diàn)阻的電(diàn)源電(diàn)壓就可(kě)以決定輸出電(diàn)平。 這樣你就可(kě)以進行任意電(diàn)平的轉換了。
線(xiàn)與功能(néng)主要用(yòng)于有(yǒu)多(duō)個電(diàn)路對同一信号進行拉低操作(zuò)的場合，如果本電(diàn)路不想拉低，就輸 出高電(diàn)平，因為(wèi) OPEN-DRAIN 上面的管子被拿(ná)掉，高電(diàn)平是靠外接的上拉電(diàn)阻實現的。（而正常的 CMOS 輸出級，如果出現一個輸出為(wèi)高另外一個為(wèi)低時，等于電(diàn)源短路。）
OPEN-DRAIN 提供了靈活的輸出方式，但是也有(yǒu)其弱點，就是帶來上升沿的延時。因為(wèi)上升 沿是通過外接上拉無源電(diàn)阻對負載充電(diàn)，所以當電(diàn)阻選擇小(xiǎo)時延時就小(xiǎo)，但功耗大；反之延時大功 耗小(xiǎo)。所以如果對延時有(yǒu)要求，則建議用(yòng)下降沿輸出。
